KIP-Veröffentlichungen

Das neuromorphe Hardware-System BrainScaleS-2 (BSS-2) ermöglicht das Emulieren von spiken-

den neuronalen Netzen auf beschleunigten analogen Schaltungen. Der mit 512 analogen Neu-

ronschaltkreisen ausgestattete High Input Count Analog Neural Network with HAGEN Extensions

(HICANN-X) application-specific integrated circuit (ASIC) ist der Grundbaustein des Systems. Für

komplexere Netze wurde im Rahmen der vorliegenden Arbeit ein Multi-Chip System für BSS-2

entwickelt. Das System ermöglicht die Verbindung von bis zu vier HICANN-X ASICs in einer

Sterntopologie durch ein zentrales field programmable gate array (FPGA). Kommunikationstests

mit einem einzelnen Chip konnten erfolgreich durchgeführt werden. Erweiterungen des Systems

für Netzwerke von bis zu 2048 Neuronen bei einer erwarteten Event-Latenz von 1 ms sind möglich.

Weiterhin wurde die Stabilisierung der Hochgeschwindigkeitskommunikationsschnittstelle des

HICANN-X behandelt. Wenn die Größe der neuronalen Netze durch die Einbindung mehrerer

Chips skaliert wird, muss eine größer werdende Menge an Daten zwischen den Netzwerkpartnern

und den Kontrollinstanzen des Experiments ausgetauscht werden. Für die Quantifizierung der

Linkstabilität wurde eine Testroutine entwickelt. Die Optimierung der Angleichung von Takt

und Daten mittels In-Hardware Probing führt zu einer Verringerung von Folgefehlern der Links.

Untersuchungen der Systemparameter der ASICs zeigen eine Abhängigkeit zwischen der Core-

Versorgungsspannung und den beobachteten Linkausfällen. Ein einfacher Test wurde entwickelt,

um Benutzer*innen der Hardware die Stabilisierung der Eventübertragung durch Kalibration zu

ermöglichen.

The BrainScaleS-2 neuromorphic hardware (BSS-2) enables the accelerated emulation of spiking

neural networks on a mixed-signal substrate. Being the principal building block of this system, the

High Input Count Analog Neural Network with HAGEN Extensions (HICANN-X) application-specific

integrated circuit (ASIC) employs a total of 512 neuron circuits. In the framework of this thesis, a

multi-chip system for the BSS-2 neuromorphic system has been designed to allow the realization

of more complex networks. The presented platform offers the possibility to interconnect up to

four HICANN-X ASICs in a star-topology by employing a field programmable gate array (FPGA)

as the central connecting node. Successful communication tests have been performed with the

commissioned setup in single-chip operation. Networks with sizes of up to 2048 neurons at

an expected event transmission latency of 1 ms in biological time scale can be realized with

further development efforts. This work further focuses on the stabilization of the HICANN-X

high-speed communication interface. When scaling the network size in a multi-chip approach,

an increasing amount of event data must be exchanged between the network constituents and

the experiment control nodes. A testing routine has been developed to quantify the link stability

in terms of a probability for link lost events. In-hardware probing enabled the optimization

of the clock-to-data alignment algorithm, reducing the probability for follow-up link failures.

Investigations of relevant ASIC system parameters show a dependency of the observed link losses

on the core supply voltage. A simple test for calibration and commissioning was developed that

allows hardware users to find a good operating point for their system.