KIP publications

 
year 2018
author(s) Johannes Weis
title Characterization and Calibration of Synaptic Plasticity on Neuromorphic Hardware
KIP-Nummer HD-KIP 18-10
KIP-Gruppe(n) F9
document type Bachelorarbeit
Abstract (de)

Neuromorphe Hardware wird nach dem Vorbild des menschlichen Gehirns entwickelt. Der neuromorphe HICANN-DLS-3-Prototyp-Chip enthält 32 analoge Neuronen und 1024 Synapsen in Hardware. Diese Arbeit behandelt synaptische Plastizität, genauer gesagt Short Term Plasticity (STP) und Spike-Timing-Dependent Plasticity (STDP). Beide sind in Hardware implementiert. In Bezug auf STP haben wir beobachtet, dass der konfigurierbare Bereich der Ausschüttung von Neurotransmittern bei der Weitergabe eines Aktionspotentials zwischen 27 % und 74 % einstellbar ist. Die verfügbaren Zeitkonstanten der Erholung decken drei Größenordnungen ab, von 2.38 ms bis 2120 ms biologischer Zeit.

Synapsentreiber, in welchen STP modelliert wird, unterliegen Fertigungstoleranzen. Ein Offset-Parameter, welcher genutzt werden kann, den Unterschied auszugleichen, wird für jeden Treiber kalibriert. Wir implementieren eine neue Auslesemethode, welche die Aktionspotentiale der Neuronen anstelle eines ADC benutzt, um die zur Kalibration benötigten Daten aufzunehmen. Mit dieser gut skalierbaren Auslesemethode ist es möglich, die Synapsentreiber in 30 Sekunden zu kalibrieren.

Zuletzt charakterisieren wir die STDP-Korrelationssensoren. Bisherige Prototypen zeigten eine starke Asymmetrie der Amplituden zwischen kausalen und antikausalen Messungen. Das Problem ist für die aktuelle Generation gelöst, indem ein Kondensator auf dem Board neben dem Chip eingelötet wurde.

Abstract (en)

Neuromophic hardware platforms are developed with different aspects of the human brain’s architecture in mind. The HICANN-DLS 3 neuromorphic ASIC, implemented in a 65 nm process, contains 32 analog neurons and 1024 hardware synapses. This thesis focuses on synaptic plasticity, specifically Short Term Plasticity (STP) and Spike-Timing Dependent Plasticity (STDP), which are both implemented in hardware. Concerning STP, we observe that synapses can be configured to utilize 27 % to 74 % of the available neurotransmitters when transferring an action potential. The recovery time constants cover three orders of magnitude, ranging from 2.38 ms to 2120 ms of biological time.

Synapse drivers, which process STP, are subject to mismatch. An offset parameter counteracting the mismatch is calibrated for every driver. We implement a new readout method using the neurons’ spike events instead of an ADC to acquire the data for calibration. Using this highly scalable readout mechanism, it is possible to calibrate the synapse drivers in 30 seconds.

Lastly, we characterize the STDP correlation sensors. Previous prototypes showed a strong asymmetry of amplitudes between causal and anticausal measurements. The problem is solved for the latest version by soldering a capacitor onto the board next to the chip.

bibtex
@mastersthesis{weis2018,
  author   = {Johannes Weis},
  title    = {Characterization and Calibration of Synaptic Plasticity on Neuromorphic Hardware},
  school   = {Universit\"at Heidelberg},
  year     = {2018},
  type     = {Bachelor}
}
Datei pdf
up
KIP - Bibliothek
Im Neuenheimer Feld 227
Raum 3.402
69120 Heidelberg