KIP-Veröffentlichungen

Im Rahmen dieser Arbeit wurde ein Wafer-weites Defektmanagementsystem entwickelt und repräsentativ ein funktionaler Synapsentest implementiert, der automatisiert und parallelisiert Informationen über defekte Komponenten sammelt. Die hierzu entwickelte Software-Bibliothek unterteilt die BrainScales-Hardware in logische Komponenten, welche jeweils als funktionsfähig oder defekt markiert werden können. Über eine Schnittstelle wird anderen Teilen der Software ein komfortabler Zugriff auf gesammelte Defektdaten ermöglicht; Datenbankzugriffe werden dabei vollständig gekapselt. Für die Synapsenmessung wurden eine Messstrategie und ein automatisierter Klassifikationsalgorithmus erarbeitet und in Bezug auf Zuverlässigkeit und Leistungsfähigkeit untersucht. Schließlich wurden auf dem Wafer für einen HICANN erstmals flächendeckende, funktionale Synapsentests durchgeführt. Es konnte gezeigt werden, dass auf dem untersuchten Chip im Rahmen der Messungenauigkeit und gemachten Annahmen etwa 94% der Synapsen für Experimente zur Verfügung stehen.

In this thesis a system for the management of hardware defects on a wafer scale is developed. As a first step towards automatic and parallel collection of defect information for all parts of the BrainScales hardware a comprehensive functional test for the synapses is implemented. A purpose-built software library introduces a division of the hardware into logic components and allows their black- and whitelisting. This library can be used by other parts of the software to store and access defect information, obviating direct communication with a database. The approach taken in the synapse measurement is addressed and a classification strategy for the resulting data is developed. Reliability and performance of the approach used in this thesis are discussed. Finally the results of the first complete synapse defect measurement on a HICANN chip are presented. Within the limits of experimental accuracy and the assumptions made during analysis about 94% of the synapses of this particular chip can be expected to be usable in future experiments.