year | 2019 |
author(s) | Dieter Liebert |
title | Test and Monitoring Procedure of the TREX Module |
KIP-Nummer | HD-KIP 19-37 |
KIP-Gruppe(n) | F8 |
document type | Masterarbeit |
Abstract (de) | Um im Zuge der zukünftigen LHC-Upgrades weiterhin eine hohe Effizienz an Triggerentscheidungen zu gewährleisten, werden einzelne Module des ATLAS Level-1 Kalorimetertriggers ersetzt oder überarbeitet. Eine Erweiterung des Preprocessors dient dabei der optischen Bereitstellung von Tile-Kalorimeterdaten an die neuen Triggerprozessoren bei simultaner Datenübertragung zu den Altsystemen mittels LVDS. Die "Tile Rear Extension" (TREX) Leiterplatten sind dazu mit modernsten FPGAs und optischen Hochgeschwindigkeitssendern ausgestattet. In dieser Arbeit werden TREX Prototypen zunächst bezüglich ihrer Betriebsbedingungen zur Einhaltung der einzelnen Bauteilspezifikationen und Abschätzung der Leistungsaufnahme unter größtmöglicher Last überwacht. Dies ergibt einen maximalen Verbrauch von 43 W. Weiterhin wird der Datenempfang in deren Hauptverarbeitungseinheit sichergestellt und einem Langzeittest unterzogen. Die Bewahrung der richtigen Strahlkreuzungszuweisung von Daten und deren zeitliche Ausrichtung wird aufgezeigt. Die optische Übertragung wird anhand von Augendiagrammen und standardisierten IEEE Anforderungen in eigenständigen Prüfschleifen und gemeinsamen Tests mit einem Zielprozessor charakterisiert. Dabei wurden Bitfehlerraten von 1.7 · 10-15 auf allen Übetragungsstrecken gemessen. Ein Latenzzeitenvergleich zum bisherigen Datenpfad zeigt keinen kritischen Zuwachs. Ein sicherer Betrieb des TREX-Moduls ist damit gewährleistet. |
Abstract (en) | In order to ensure a high efficiency of trigger decisions in the course of future LHC upgrades, individual modules of the ATLAS Level-1 Calorimeter Trigger will be replaced or revised. An extension of the Preprocessor serves for the optical provision of Tile calorimeter data to the new trigger processors with simultaneous data transfer to the legacy systems via LVDS. For this purpose, the "Tile Rear Extension"(TREX) PCBs are equipped with state-of-the-art FPGAs and high-speed optical transmitters. In this thesis, TREX prototypes are first monitored with regard to their operating conditions for compliance with the individual component specifications and estimation of power consumption under the greatest possible load. This results in a maximum power consumption of 43 W. Furthermore, the data reception in their main processing unit is ensured and subjected to a long-term test. The preservation of the proper bunch-crossing assignment of data and their temporal alignment is demonstrated. The optical transmission is characterised by eye diagrams and standardised IEEE requirements in stand-alone loopback and joint tests with a target processor. Bit error rates of 1.7 · 10-15 were measured on all transmission lines. A latency comparison to the legacy data path shows no critical increase. Safe operation of the TREX module is thus guaranteed. |