KIP-Veröffentlichungen

Eine erfolgreiche Kategorie neuromorpher Hardwaresysteme ist die der massiv parallelen, beschleunigten physischen Emulationen. Die Schaltungskomponenten in solchen parallelen Systemen müssen klein und energieeffizient sein – und trotzdem eine präzise Emulation ermöglichen.
Diese Arbeit beschreibt das Design von Mischsignalkomponenten für ein solches analoges neuromorphes System in einer 65 nm CMOS-Technologie. Ein digitales Full-Custom Backend für die Neuronenschaltung wurde entworfen, das einen neuen Refraktärzeitmechanismus mit Unterstützung für strukturierte Neuronen sowie einen Arbitrationsmechanismus für die asynchronen Neuronenevents enthält. Ein analoger Signalweg zwischen einem Membranverstärker und einem ADC erlaubt die Membrandigitalisierung ohne externe Komponenten. Hierfür wurde ein analoges Multiplexverfahren, eine pseudodifferentielle Leiterbahnführung und ein switched-capacitor ADC-Vorverstärker entwickelt. Diese beiden Schaltungen sind physisch auf einem Chip realisiert. Vorläufige Messergebnisse stimmen mit den Erwartungen aus Simulationsergebnissen überein.
Zuletzt wird eine Simulationsstudie zu einem volldifferentiellen Neuron vorgestellt. Die Evaluation einer Eingangsstufe mit großer Linearität sowie Ideen für eine Autokalibration werden vorgestellt. Die vorgeschlagene Autokalibration nutzt neue Möglichkeiten, die durch das digitale Backend aus dem ersten Teil der Arbeit ermöglicht werden.

A promising subset of neuromorphic hardware systems are massively parallel, accelerated physical emulations. The circuits in such a parallel system need to be small and energy efficient on the one hand, while still implementing a precise emulation on the other.
This thesis describes the design of mixed-signal components for such an analog neuromorphic system in a 65 nm CMOS technology. A full-custom digital neuron backend circuit is designed. It implements a new refractory mechanism and supports multicompartment neuron emulations as well as a high-speed arbitration scheme for asynchronous spike events. An analog readout chain that connects local neuron buffers to an on-chip ADC is implemented to allow for on-chip membrane digitization. This is achieved by developing an active analog multiplexing scheme, a pseudo-differential signal routing strategy as well as a switched-capacitor single-ended to differential converter that acts as an ADC preamplifier. These first two designs were realized on a prototype chip. Initial measurement results for the circuits designed here are in agreement with behavior expected from simulations.
The thesis concludes with a simulation-only study of a fully-differential neuron circuit. In the study, we analyze an input stage design that allows for a high linearity over an extended dynamic range. This is combined with a suggested calibration scheme for numerous parameters of the neuron circuit, that take advantage of new functionality provided by the digital backend designed in the first part.