• Neuigkeiten
• EDA Administration
• Verschiedenes
  • Benutzen der Module
  • Cadence ISCAPE
  • Cadence Layout in A0 ausdrucken
  • LVS mit GDS2 Datei und Verilog Netzliste in CALIBRE
  • Mentor's Calibre in Cadence
  • Commandline DRC/Extract
  • Commandline LVS
  • Mixed Signal Simulation
  • Abstrakt generieren
  • Einrichten des AMIS DK
  • HSpice MT
  • Gebrauch der FlexLM Werkzeuge
  • Wie man eine Monte Carlo Analyse macht
  • Wie man einen DRACULA DRC macht
• Downloads (intern)
• Chipdatenbank
• Privat (geschützt)
• Links

Stichwortsuche

Wegweiser | ASIC | ASIC-CC | Kontakt | English

LVS mit GDS2 Datei und Verilog Netzliste in CALIBRE

Nur in englischer Sprache. Entschuldigung :-(

You need a GDS2 file from your design and a verilog netlist.
First we transform the verilog netlist to a spice netlist, because Calibre can only read in spice netlists.
This will be done with the command: v2lvs, which can be found under $MGC_HOME/bin.

v2lvs \
-v verilogfile \
-o spicefile \
-l /UMC/CORECELLS/silicon_ensemble/umcl18u250t2_floorplan.v \
-s library.spi \
-sk -s0 VSS -s1 VDD

in library.spi all corecells are listed

.include /UMC/CORECELLS/spi/ADFULD1.spi
.include /UMC/CORECELLS/spi/ADFULD2.spi