



Entwicklung eines strahlenharten Auslesechips für LHCb

Daniel Baumeister, Werner Hofmann, Karl-Tasso Knöpfle,

Sven Löchner, Michael Schmelling, Edgar Sexauer

Max-Planck-Institut für Kernphysik Heidelberg

Martin Feuerstack-Raible, Josef Schweda


Universität Heidelberg

Niels van Bakel, Jo van den Brand, Hans Verkoijen

NIKHEF Amsterdam

Neville Harnew, Nigel Smale

University of Oxford




LHCb

Inbetriebnahme 2005 am LHC

Kollision von Protonen mit Antiprotonen

Vorwärtsspektrometer

Studium der CP-Verletzung im
System der B-Mesonen



Vertex-Detektor von LHCb:

- 150 μm Siliziumdetektoren
- Streifenabstand 40-60 μm
- Streifenkapazität 10pF
- Höhe eines MIP: 11.000 e-


Systemanforderungen an die Ausleseelektronik:

- max. Leistungsaufnahme: 4mW/Kanal
- Pulsanstiegszeit: 25ns
- Pulsabfallzeit: <30% nach 25ns
- Ausgabe eines schnellen Triggersignals für Pile-Up Veto
- dynamischer Bereich: +/- 10 MIP
- gefordertes S/N: >14

- kumulierte Strahlendosis: 10MRad über 5 Jahre

LHC-B


Vertex Detector



Inneres Spurerkennungssystem:

- endgültige Technologieentscheidung offen
 - wahrsch. Kombination aus Siliziumstreifen-Zählern und Mikrostreifengaszählern
 - akkumulierte Strahlendosis: 1 MRad pro Jahr
- > ein Auslesechip für Vertexdetektor und inneres Spurerkennungssystem (mit evtl. modifizierter Eingangsstufe)


RICH:

- 2 Alternativen der Detektortechnologie:
Pixel Hybrid Photo Diode Multi Anode Photo Multiplier Tube
- 

Schlüsselparameter des L0-Triggersystems:

- Datennahme mit 40MHz
 - L0-Triggerrate 1MHz
 - maximale Auslesezeit für ein Ereignis: 900ns
 - max. Latenzzeit 160 Taktzyklen (= 4us)
 - Anzahl der gespeicherten Ereignisse: 16
- > Anforderungen an die Ausleseelektronik:
- ladungsempfindliche Eingangsstufe mit anschließendem Pulsformer
 - analoger Zwischenspeicher
 - schneller Multiplexer
 - Abmessungen

Funktionsübersicht des Beetle 1.0



Maßnahmen zur Erzielung der Strahlenhärte:

7


Verschiebung der Schwellenspannung
nach Bestrahlung mit 1MRad als
Funktion der Gateoxiddicke

Tox > 10nm:

$\Delta V_t \sim 1/\text{Tox}^2$

Tox < 10nm:

Durch den Tunneleffekt werden die im
Gateoxid gefangenen Ladungen
reduziert




Technologie A, B: 0,5 μm
Technologie C: 0,35 μm
Technologie D: 0,25 μm

After N.S. Saks, M.G. Ancona, and J.A. Modolo,
IEEE Trans.Nucl.Sci., Vol NS-31 (1984) 1249

Zunahme des Leckstromes bei nMOS-Transistoren mit der Bestrahlung

Benutzung von geschlossenen nMOS-Transistoren:



Nachteile:


- komplexe Modellierung des Transistorverhaltens notwendig
- Transistoren mit grosser Kanallänge nicht möglich
- grösserer Flächenverbrauch
- grössere parasitäre Kapazitäten

Reduktion der Single-Event-Upset Rate durch systematischen Einsatz von Guardringen


Bisher erstellte Komponenten:

BeetleFE


3 Eingangsstufen à 4 Kanäle



BeetleBG einstellbare Strom- und Spannungsquellen



Antwort der Eingangsstufe auf ein Signal von 11.000 Elektronen:



Lastkapazität 10pF


Leistungsaufnahme 1,88mW pro Kanal

	Messung	Simulation
Anstiegszeit	25ns	23ns
Pulshöhe nach 25ns	30%	25%
Verstärkung	14.5mV/MIP	
Rauschen	300e + 33,6 e/pF	

Rauschen der Eingangsstufe als Funktion der Lastkapazität


Set4, Ipre=600uA, Tpeak=28ns

$$ENC = 303 e + 33.6 e/pF$$



Set4, Ipre=350uA, Tpeak=30ns


$$ENC = 409 e + 38 e/pF$$




Simulationsergebnis der analogen Auslekette:

Transient Response

```
o: input="11.73m"/; a: input="9.384m"/; x: input="7.038m"/; v: input="4.692m"/; s: input="2.346m"/;  
e: input="0"/; outp o: input="-4.692m"; a: input="-7.038m"; v: input="-9.384m";
```



```
v: input="2.346m"/; a: input="11.73m"/; o: input="-9.384m"; a: input="-11.73m"; x: input="9.384m"/;  
x: input="7.038m"/; v: input="4.692m"/; e: input="0"/; outm v: input="-4.692m"; a: input="-7.038m";
```



Gesamtverstärkung der analogen Auslekette:
95uA / 11.000 Elektronen

Layout des Ausleschips

Beetle 1.0

Submission Mitte April

analoge Komponenten:
120.000 nMOS-Transistoren
45.000 pMOS-Transistoren
1100 Kapazitäten
1500 Widerstände

